嵌入式高速串行总线技术 基于FPGA实现与应用
【作 者】张峰著
【形态项】 320
【出版项】 北京:电子工业出版社 , 2017.01
【ISBN号】7-121-30279-1
【中图法分类号】TP332.1
【主题词】可编程序逻辑阵列-系统设计
【参考文献格式】 张峰著. 嵌入式高速串行总线技术 基于FPGA实现与应用. 北京:电子工业出版社, 2017.01.
内容提要:
本书主要涉及嵌入式系统中的高速串行总线技术, 传输速率在Gbps量级。本书首先按时间的先后顺序梳理出计算机和嵌入式系统中常用的总线技术 ; 然后介绍并基于FPGA实现了目前嵌入式系统中常用的高速串行总线技术, 如SERDES、JESD204、SRIO等总线, 侧重于终端技术实现 ; 最后论述嵌入式系统中的常用总线架构, 涉及CPCIE、VPX、FC等总线架构技术, 侧重于整机设计。
下载链接:https://share.weiyun.com/gyNn4NT3 密码:spfqbj