综合与时序分析的设计约束 Synopsys设计约束(SDC)实用指南
【作 者】(美)斯里达尔·甘加达兰等著;韩德强等译
【丛书名】电子与嵌入式系统设计译丛
【形态项】 176
【出版项】 北京:机械工业出版社 , 2018.02
【ISBN号】978-7-111-58894-8
【中图法分类号】TN402-62
【原书定价】59.00
【主题词】集成电路-电路设计-指南
【参考文献格式】 (美)斯里达尔·甘加达兰等著;韩德强等译. 综合与时序分析的设计约束 Synopsys设计约束(SDC)实用指南. 北京:机械工业出版社, 2018.02.
内容提要:
本书为集成电路时序约束设计的指南,指导读者通过指定的时序要求,充分发挥IC设计的性能。本书内容包括受时序约束的关键环节的设计流程、综合时序分析、静态时序分析和布局布线等。本书首先详细讲解时序要求的概念,然后详细解释如何将其应用于设计流程中的特定阶段,后通过实践介绍在Synopsys约束设计下(SDC)业界领先约束的格式。
试读下载地址